世界中で実用化が進められているSiCパワー半導体デバイスにおいて、SiCの物性に由来する根本的問題を克服する新技術の開発が望まれています。株式会社CUSIC（仙台市、代表取締役・長澤弘幸）が考案し権利化した新しいパワー半導体デバイス（CHESS-MOS®）はその有力候補で、異なる結晶構造・物性値を持つ3C-SiCと4H-SiCを積層させたハイブリッド構造基板によって実現されることが特徴です。

この度、東北大学電気通信研究所の櫻庭政夫准教授と佐藤茂雄教授、東北大学未来科学技術共同研究センターの長康雄特任教授、そして株式会社CUSICの研究グループは、共同研究を進める中で、3C-SiCと4H-SiCを積層させたハイブリッド構造基板を同時横方法エピタキシャル成長法（SLE法; Simultaneous Lateral Epitaxy Method）を用いて製作することに世界で初めて成功しました。さらに、絶縁膜を形成したハイブリッド構造基板表面の界面準位密度を走査型非線形誘電率顕微鏡法（SNDM法; Scanning Nonlinear Dielectric Microscopy Method）（注１）によって計測した所、3C-SiC表面の密度を4H-SiC表面の200分の1以下まで大幅に低減できることを実証しました。これらのことから、SiCパワーMOSFETデバイスの長期信頼性が大幅に向上するのみならず、電力損失を30%以上削減でき、SiCパワー半導体デバイスを用いたシステムの高性能化・新機能創出と省エネルギー化の両立に大きく貢献できることが期待されます。

本研究成果は2023年9月18～22日にイタリアで開催された国際会議International Conference on Silicon Carbide and Related Materials（ICSCRM2023）と第84回応用物理秋季学術講演会（2023年9月19～22日、熊本）で発表されました。また、今後、国際会議MRS Fall Meeting & Exhibit（2023年11月26日～12月1日、アメリカ）でも発表される予定です。

注１：走査型非線形誘電率顕微鏡法（SNDM法; Scanning Nonlinear Dielectric Microscopy Method）：走査型顕微鏡の探針を対象物質表面に近接させた状態で、物質内部の局所的な電荷の偏り（分極）を計測する方法。探針を2次元的に走査しながら計測することで、場所ごとの電荷の偏りやすさを二次元的に可視化（マッピング）することができる。

関連ページ
本学のプレスリリースのページ（こちらから）