第2回
高速・高品質な無線通信実現のためのＩＣチップレベルの低ノイズ化技術
公開ワークショップ
～ＩＣチップ・ボードレベルＥＭＣと無線通信システム～
日 時：2011年12月19日（月）13:00～20:00
場 所：東京工業大学 田町キャンパス キャンパス・イノベーションセンター
・ワークショップ：国際会議室（101号室、13：00－17：50）
・情報交換会： 多目的室1（206号室、18：00－20：00）
http://www.titech.ac.jp/about/campus/t.html（キャンパスマップ＆交通案内）
東京都港区芝浦３－３－６ （電話：０３－５４４０－９０２０）
主 催：東北大学未来科学技術共同研究センター（センター長：内山勝）
協 賛：
IEEE EMC Society Japan Chapter（Chair：雨宮 不二雄）
IEEE EMC Society Sendai Chapter（Chair：井上 浩）
IEEE Microwave Theory and Techniques Society Japan Chapter（Chair：本城 和彦）
IEEE Magnetics Society Japan Chapter (Chair：中川茂樹）
電子情報通信学会 集積回路研究専門委員会（委員長：吉本雅彦）
電子情報通信学会 環境電磁工学研究専門委員会（委員長：桑原伸夫）
電気学会 オンチップＲＦマグネティックス調査専門委員会（委員長：山口正洋）
東北大学 電気通信研究機構（機構長：中沢正隆）
参加費：
研究会は、参加費無料です。
情報交換会は、会費2,000円を現金で徴収させていただきます（当日払いのみ）。
趣旨（抄）：
ＩＣチップ・ボードレベルＥＭＣのテュートリアルな内容から、無線通信システムとの関わりを分かりやすく紹介するとともに、ボード・チップレベルＥＭＣ研究の最前線を開設する。ＣｈｉｐＥＭＣプロジェクトの進展状況も報告する。
座長：山口正洋（東北大）
1. 13:00～13:10
ごあいさつ
総務省電波環境課
2. 13:10～14:20
Prof. Jongho Kim (KAIST)
Low Noise Design of Mixed Mode 3D SiP and IC*
3. 14:20～15:10 最近の移動無線通信技術とその将来展望
安達文幸（東北大学）
15:10-15:30 休憩
座長：遠藤 恭（東北大）
4． 15:30～16:00 電磁干渉波の測定による無線通信への影響評価
松本 泰（NICT)
5. 16:00～16:45
給電系（ボード/パッケージ/チップ）の基本的性質と電源デカップリング、輻射抑制
中村 篤（ルネサスエレクトロニクス）、和田修己（京都大学）
6. 16:45～17:15 ＬＴＥ級ＲＦＩＣへの適用を目指した空間結合低減の試み
～ＣｈｉｐＥＭＣプロジェクトの進展紹介を含めて～
山口正洋（東北大学）
7. 17:15～17:45 ＲＦＳｏＣのノイズ結合解析を指向したＶＬＳＩ電源ノイズのモデリング
VLSI Power Noise Modeling for Analysis of Noise Coupling in RF SoCs
永田 真（神戸大学）
Makoto Nagata, Kobe University
8. 17:45～17:50
終わりの挨拶 益 一哉（東工大）
付記：本ワークショップは、総務省電波利用制度「高速・高品質な無線通信実現のための
ＩＣチップレベルの低ノイズ化技術の研究開発」（代表責任研究者・東北大 山口正洋）
に関わる技術の普及啓発活動の一環として実施するものです。
—————————
*Abstract (Prof. Jongho Kim)
Recently, process dimensions of silicon based semiconductor devices are reaching less than 20 nm scale. However, it suffers significant technical and business challenges including enlarged leakage current, severe signal integrity issue, and considerable increase of investment budget. As a result, 3D SiP (System In Package) and TSV (Through Silicon Via) based 3D IC technologies
are emerging as the promising next generation semiconductor system solutions for smart mobile, multimedia, computing, and communication system platforms. However, in the 3D SiP and TSV based 3D IC, power supply noise by switching currents from digital blocks, clock trees and I/O circuits is becoming the major source of electromagnetic noise generation and coupling into the semiconductor systems degrading the computing reliabilities, and the wireless and wired communication performances.
In this talk, we will introduce new modeling, design, and analysis approaches with the consideration of the signal integrity, power integrity, and noise coupling in the 3D SiP and TSV based 3D IC. The unique methods are based on simultaneous and hierarchical chip-package co-design and modeling in order to offer cost effective design solutions. In particular, we will present several design and measurement results to meet the noise mitigation purposes including the RF and analog circuits such as DLL, ADC, Ku band transceivers as well as digital 3D clock trees. Finally, we will show novel design methods and test results using thin film capacitor and EBG structures to minimize the power supply noise generation and coupling.
照会先・申込先
平野愛子 問い合わせフォーム
東北大学大学院工学研究科
電気・通信工学専攻 山口教授室
〒980-8579 仙台市青葉区荒巻字青葉6-6-05
Tel:022-795-7077, Fax:022-795-7016